基本情報技術者 試験情報＆徹底解説 -新制度に完全対応-

キャッシュメモリは、主記憶とは異なる半導体(SRAM)を使用した小容量ですが非常に高速にアクセスできるメモリです。
主記憶へのアクセス速度はCPUの動作速度と比較すると随分と遅く、この速度差からCPUが主記憶にアクセスしている間はCPUに待ち時間が生じ、処理効率の低下を招いてしまいます。キャッシュメモリは、CPUと主記憶の間の位置で両者の速度差を埋め、CPUの処理効率を向上させる目的でコンピュータに搭載されます。

• キャッシュメモリは並列処理ができる装置ではありません。
• 正しい。1度目のアクセスについては主記憶からの読出しとなりますが、2度目以降のアクセスでは、キャッシュメモリ上にコピーされたデータを参照するだけで済むため高速に読みだせます。
• 命令の並列実行はパイプラインやマルチプロセッサによって実現されます。並列処理とキャッシュメモリは関係ありません。
• 命令のデコードはCPUが行います。