基本情報技術者 試験情報＆徹底解説 -新制度に完全対応-

メモリインターリーブは、物理上はひとつである主記憶領域を、同時アクセス可能な複数の論理的な領域（バンク）に分け、それぞれのバンクに対してデータの読み書きを並列で行うことにより、メモリアクセスの高速化を図る技術です。メモリインターリーブでは、奇数アドレスはバンク1、偶数アドレスはバンク2というように、連続したアドレスを複数のバンクに割り振っていきます。通常は、連続するアドレスに次々とアクセスされることが多いため、見かけ上並列アクセスしているようになり、実効アクセス時間が短くなります。「主記憶に並列アクセス」ときたらメモリインターリーブです。

• 主記憶とキャッシュメモリの同期方法のひとつであるライトスルー方式の説明です。
• キャッシュメモリの説明です。
• 正しい。メモリインターリーブの説明です。
• パイプラインキャッシュメモリの更新回路[特許]の説明です。キャッシュミスヒット時に、データの更新処理と、後続のスレッドからのアクセス処理との競合を回避し、パイプライン動作の乱れを防止する効果があります。